SV精通5:线程的控制和同步 一、线程的使用1 程序和模块 硬件之间有很多过程快,它们之间的通信可以理解为不同逻辑/时序块之间的通信或者同步,是通过信号变化来完成的 verilog通过always,initial过程语句块和信号连接建立进程间通信 将module看作独立的过程快,它们之间的同步通过 信号的变化(event触发) 等待特定事件(时钟周期) 时间(固定延时)完成 module示意图 不同模块可以看作不同进程 2021-11-11 IC sv学习 精通 IC sv学习 精通
SV通识5-2:UVM简介 为什么现在讲: 实验四、实验五、带着UVM思维考虑 实验四实验五mcdf阶段,DUT变大了,我们主要讲如何将验证结构extend,对mcdf进行扩展 一、UVM简介1、概述 sv标准:2002—>2012—>2017 2011年:UVM发布(Universal Verification Methodology),各种M指的是Methodology UVM是验证敲门砖 动态仿真,性能验证 2021-11-11 IC uvm学习 IC sv学习 通识 缩写 地图
SV通识5-1:验证方法 一、验证的方法1、概述 SystemC也会讲到 利用多种工具把覆盖率合并起来 通过脚本进行整合 1、动态比较与脚本(1) 动态比较(线上比对) graph LR stim激励 --> DUT stim激励 -->moniter DUT --> 输出 DUT --> moniter moniter --> checker (2) 线下比对 graph LR sti 2021-11-10 IC sv学习 通识 IC sv学习 通识
SV精通4:随机约束分布_约束块控制_数组约束_随机控制 一、随机约束和分布1、为什么要有随机 2、我们要随机什么 测试题 AC 3、声明随机变量的类 1std::randomize();//随机化变量,返回值0成功1失败 rand、randc以及constranint同随机变量一起在类中声明 一般随机都会伴随着约束 举例 1assert(p.randomize());一般用这种写法进行随机化 4、什么是约束 测试题 AB C不对的原因是位宽对不上 2021-11-07 IC sv学习 精通 IC sv学习 精通
SV通识4:验证的管理 一、验证的周期1.一个验证菜鸟在第一家公司第一个月的经历 测试题 AB 2.验证里程碑(RTL0~3,GLS,T0) RTL0:验证文档规范 验证功能能规范 RTL1:UVM模型 RTL2:绝大多数核心节点的验证 RTL3 GTS RTL仿真与网表仿真? T0 进入公司一定要看一下处于哪个验证周期 测试题 二、验证三要素1. 概述 2. 时间管理(1) 早行动 (2) 时间管理之少依赖(对 2021-11-02 IC sv学习 通识 IC sv学习 通识
SV精通3:类的方法和继承_动态对象_包的使用 一、类和对象的概述1. 类和对象 property属性 function功能 class类 object对象 2.为什么验证需要有OOP 激励生成器(stimulus generator):生成激励内容 驱动器(driver):将激励以时序形式发送给DUT 监控器(monitor):监测信号并记录数据 比较器(checker):比较数据 验证环境的不同组件其功能和所需处理的数据内容是不同的 2021-10-31 IC sv学习 精通 IC sv学习 精通
SV通识3:验证计划概述 一、计划的概述1. 验证计划是什么 2. 验证计划的步骤 创建验证计划 选择验证方法 人力资源调配 构建验证平台和环境组件 开发测试用例 3.收集的材料 结构功能描述 设计的各种操作使用模式 在正常输入和错误输入情形下设计的行为 设计的接口 一些边界情况下设计的行为 设计在实际使用中的场景描述 4. 为芯片开发带来的好处 5. 影响计划的因素 二、计划的内容1.概述 技术部分+项目部分 验证的 2021-10-29 IC sv学习 通识 IC sv学习 通识
SV学习0-1:EDA的使用 一、QuestasimQuestsim使用指导-Hello Worlds1 编译会把它放到库里面,然后再库里仿真上图为编译前,status为? 编译成功后(编译成功后放到库里面,再做仿真) 在库里的work中运行仿真without Optimization 如果qustasim 是10.7则直接simulate(simulate without optimization会报错),原因请参考[ 2021-10-29 IC sv学习 实验 实验 IC sv学习 EDA
SV精通2:接口采样驱动_测试结束开始_调试方法1 绪论主要内容: 接口 采样和数据驱动 测试的开始和结束 调试方法 注意重点采样:输入 驱动:输出 一般的采样是直接采样 而采样可以对于Interface采样,在clocking下采样 采样和驱动都可以通过并行的initial块进行监控具体可参考第二章第二节的几个例子:initital forever 学习的定义和系统函数 interface clocking program run 0 //命 2021-10-15 IC sv学习 精通 IC sv学习 精通
SV通识2:验证环境的结构和组件 绪论mcdf 一、测试平台testbench整个验证系统的总称:包括各个组件、组件支架的连接、测试平台的配置和控制整个SV教学由verilog定向测试逐步过渡到SV,用SV去实现一些组件,用一些通信方法实现连接 更系统地来讲,tb还包括编译仿真、结果分析报告和覆盖率检查等makefile可以更快的编译、更快的跑仿真 狭义上来讲,我们主要关注验证平台的结构和组件,他们可以产生设计所需要的各种输入,在 2021-10-11 IC sv学习 通识 IC sv学习 通识