标准相关与常见命名 变量定义相关 常见命名 mux,mmultiplexer:多路选择器 sel:多路选择器的那个选择 idle:状态机的一种状态,初始态、空闲态 MCDF:多通道数据整合器(一种设计),可以将上行(uplink)多个通道数据经过内部FIFO最终以数据包的形式送出 Arbiter:仲裁 Formater:整形器 port/module_function_i/o/s(s是指内部信号) 其他命名 ver 2021-10-11 IC sv学习 IC sv学习 标准
00学前指导:VerilogHDL 绪论 总体学习图 一、Verilog HDL设计速学指导课程推荐【电子】Verilog硬件描述语言 西安电子科技大学 蔡觉平等主讲 https://www.bilibili.com/video/BV12y4y1v7V3 2020公开课【数字电路与逻辑设计】-华中科技大学 https://www.bilibili.com/video/BV197411u7dZ 没有必要全都学,三无基础重点放在v2.1 2021-10-11 IC sv学习 精通 IC 指导 sv学习
typora使用帮助 前言不得不感叹typora是真的优美啊,之前一直用有道云记笔记,感觉多端同步挺舒服的,自己也烂的转移,终于到今天打脸了 下载就64MB,拜学校图书馆网速能跑炸测速网,平均速度68MB/s所赐一秒钟,真就一秒钟下完了 一打开界面就只有菜单栏和中间一大片的空白canvas,连图标都没有显示。侧边的文件栏也很有直觉可以切换视图,列表视图显示文件夹下所有markdown,树视图就直接文件夹层级了,点开的过 2021-10-11 开发工具 开发工具 typora
SV通识1:验证任务_目标、验证周期 一、验证的目标1.验证工程师面临的任务 模块级 module level 子系统级 subsytem level 系统级 chip level 2.验证的目标:按时、保质、低耗 二、验证周期 回归测试简单来讲把已有的测试都做一遍 上述细致解释(1)功能描述文档 (2)验证计划 (3)验证环境工具主流quasta,方法主流动态仿真 (4)uvm帮助调试(debug) (5) 回归测试 2021-10-04 IC sv学习 通识 IC sv学习 通识
随便记一点:初识aurora接口 sof_n:数据传输开始标志,低电平有效; eof_n:数据传输结束标志,低电平有效;*rdy_n:传输数据有效标志,低电平有效; Status and Control Ports reset/tx_ststem_reset/rx_system_reset gt_reset:r. The gt_reset port should be asserted when the module is f 2021-10-04 IC 接口与协议 aurora fpga verilog aurora
基于hexo的fluid主题的背景固定 基于hexo的fluid主题的背景固定背景固定效果需要使用注入器,因此需要将hexo升至5.0版本以上 效果如本页所示,这种效果贯穿着整个博客。具体做法如下:使用注入器(如果没有injector.js文件,则在scripts文件夹下新建injector.js),在injector.js中写下这些代码 123456789// 全屏背景的需要导入这些jsconst { root: siteR 2021-10-01 通知 通知