CRV验证 CRV验证体系逻辑最后一公里的问题 DVT Eclipse验证开发套件DVT(Design and Verification Tools)面向e语言(Cadence)、sv、verilog、VHDL 覆盖率验证课程逻辑CRV, Coverage Driven Verification覆盖率驱动验证问题背景 验证管理规范:把覆盖率与功能点进行验证管理规范:把覆盖率与功能点进行 与验证相关的数据 2023-03-15 IC uvm学习 uvm学习 实验 IC
验证IP模板、VIP 验证IP模板1.什么是验证IP 一个项目可能采取来自于不同提供商的VIP,构成一个完整的验证环境 现在的好多VIP,内核可能是C/C++/Verilog模型,最后封装到顶层的UVM,这些内核一般都是加密的(只要是商业的最核心的内核一定是加密的),这跟设计IP不一样,设计IP你能看到代码 2.谁使用VIP 验证IP比设计IP便宜的多,甚至设计IP送验证IP,成本摊到设计IP中,羊毛出在羊身上 V 2023-03-05 IC sv学习 通识 IC sv学习 通识
HelloWorld | SV实验0 | SV实验1 UVM入门和进阶实验0介绍UVM系列实验学习流程: 如何搭建验证框架 验证组件之间的连接和通信 如何编写测试用例,继而完成复用和覆盖率收敛 UVM实验0与SV实验0思想一样,让大家通过简单 的实验要求,在轻松愉悦的气氛下,踏出 UVM 世界的第一步,大体步骤如下: 懂得如何编译UVM代码 理解 SV 和 UVM 之间的关系 了解 UVM 验证顶层盒子与SV验证顶层盒子之间的联系 掌握启动 U 2023-02-26 IC uvm学习 uvm学习 实验 IC
SV还能这么用 消失的形参 123//UVM实战//src/ch7/section7.4/7.4.3/reg_model.svtf_reg = three_field_reg::type_id::create("tf_reg", , get_full_name()); 2023-01-28 IC 理论知识 学习 基础 SV
SV实用备忘录 语法打印相关%0d:抛去输出中的0与空格,使输出更紧密 %p:十进制打印全部元素(数组,动态数组,队列,结构体),用的较多 数据类型相关packed array 与 unpacked array12bit [7:0] packed_array; // packed arrayevent unpacked_array[0:7]; // unpacked array 1.packed arra 2023-01-01 IC sv学习 IC sv学习
Interactive Editor Playground Interactive Editor PlaygroundThe core editor in VS Code is packed with features. This page highlights a number of them and lets you interactively try them out through the use of a number of embedded 2022-12-09 常用 常用 命令 EDA vscode
SystemVerilog TIPs SystemVerilog(8-9)定义1.covergroup定义范围:module/program/interface/class/package等结构体 语法: 123456covergroup name [(<list_of_args>)][<clocking_event>]; <cvoer_option>; <cover_type_o 2022-12-04 IC 理论知识 学习 Verilog 基础
UVM实战 汇总与附录 时间:2022-11-21 第一章 主要介绍uvm发展史,验证内容 第二章 autp predict验证平台组成 最简单的验证平台:my_driver与top_tb组成 第一章1.2 学了UVM之后能做什么 使用sequence机制、factory机制、callback机制、寄存器模型(register model)等 验证基本常识 如何实现代码可重复性 机制索引 phase机制(5.1) 2022-11-21 IC 理论知识 学习 基础 UVM
HelloWorld | SV实验0~5 Hello World1.创建工程 不会新建项目文件夹需要自己mkdir 2.创建sv文件 你想做任何工作,要在module里面才能运行 initial包括所有过程语句 3.gvim编辑 4.Project->compile 5.Library->simulate 编译到库里面(前面新建的时候默认work),之后在库里面仿真 如果qustasim 是10.7则直接simulate 2022-11-15 IC sv学习 实验 实验 IC sv学习